콘덴서

직류를 차단하고 교류를 통과

커패시터의 합성용량 계산

직렬접속과 병렬 접속이 섞여있을때 계산하는 방법을 이해 못하겠음.
델타 y 변환?? 공식으로 계산하는 것 같은데 이해 할 것.

커패시터

충전 : 전하를 저장하는 것
방전 : 축적된 전하를 회로로 방출시키는 것.

키르히호프(KIRCHHOFF)의 법칙

- Kirchhoff 제 1법칙(전류법칙) : 회로망에서 임의 접속점에 들어오는 전류의 합은 나가는
전류의 합과 같다.

- Kifchhoff 제 2법칙(전압법칙) : 회로망에서 폐회로 내에 발생하는 전압과 전압강하의 합은
같다.

OPAMP : non-interting amplification (비반전 증폭)

orcad로 작성한 비반전 증폭 회로

pspice 결과 화면

비반전증폭기 공식(?)

Vout = ((10k + 50k) / 10k )* 0.5v = 3V

input qualification???

input qualification 입력 자격 심사

입력신호의 규격, 즉 펄스의 길이를 감지하여, 펄스 길이가 기준에 미치지 못한다면, 무시해버리는 회로를 구현.

ps : 개념은 이해가 가지만, 테스트는 어떻게 해보지? 실제 테스트로 해당 레지스터 정리 및 정확한 동작에 대해 이해 할것!!!

gpio 설정

GpioCtrlRegsGPxMUX1.bit = gpio 설정 '0'

GpioCtrlRegsGPxDIR1.bit = 입출력 설정 '0' == input

                                                         '1' == output

GpioDataRegs.GPxSET.bit = '1' == HIGH

GpioDataRegs.GPxCLEAR.bit =  '1' == LOW

pll이란? watchdog이란?

pll - phase lock loop(위상 고정 회로)

프로세서의 성능이 향상됨에 따라, 프로세서에 인가되는 클럭 스피드는 점점 높아지게 되는데, 클럭을 발생시키는 오실레이터나 크리스털 같은 부품들은 높은 클럭을 발생시키는 것일수록 값이 비싸지고, emi 문제를 발생시킨다. 또한 구조적으로 고품질의 높은 클럭을 발생시키는데 그 한계가 존재한다. 이런 상황에서  pll은 입출력 조절 기능을 통해 낮은 주파수의 클럭을 몇 배의 높은 클럭 주파수로 바꿔주는 역할까지 한다.

tms320f28x dsp에 있는 pll 회로는 최저 0.5배에서 최대 5배까지 그 입출력비가 조절된다.


watchdog
높은 안정성과 신뢰성을 요구하는 분야에 사용되는 dsp의 경우 안전사고를 최대한 막기 위해서는 칩 자체에도 많은 안정성과 신뢰성이 요구된다.
따라서 dsp에는 칩 자체의 안정성을 요구하는 요소들이 많이 내재되어 있는데, 그 중 대표적인 안전장치가 바로 와치독이 되겠다.

ccs 프로젝트의 구성

- 헤더파일 : 프로그램이나 장치의 주변회로들, 사용자의 편의를 위한 각종 선언

- C 소스 파일 : 장치의 고동과 관련한 직접적인 코드

- 라이브러리 파일 : 전체 프로그램상에서 공통적으로 쓰이는 함수들을 모아 놓은 파일

- 링크커맨더 파일 : 장치의 메모리 구조에 따라 사용자 의도에 의한 메모리 배치 설정 파일

dsp/bios project와 non-dsp/bios project의 의미???